優れた半導体チップを開発する画期的な方法

HP研究所の量子科学研究グループを10年以上率いているHPシニアフェロー、スタン・ウィリアムズは、「半導体チップの集積度は増大し続けるとする「ムーアの法則」を、ほとんどの人は、この10年以内に破綻すると予想しています。しかしこの方法で、「ムーアの法則」が数十年先まで生き延びる可能性がでてきました」と語っています。

研究グループのグレッグ・スナイダーとスタン・ウィリアムズは、研究成果を論文にまとめ、英国物理協会発行の科学誌『Nanotechnology』（Jan.24号）で発表しました。 研究では従来のモデリング技術とシミュレーション技術が使用されましたが、現在、技術者が、標準的な設備で製造可能で実用的な半導体チップの製造に取り組んでいます。

開発した方法を、特定のアプリケーション用にエンドユーザーが書き換え可能なICであるFPGA(field-programmable gate array)に適用しました。その結果、従来のFPGAよりも低消費電力、最大8倍の高集積度、低コストが実現できました。

ワイヤを交差させてスイッチを配置するのと同様の考え方は、異なるタイプのICにも適用可能であることが予測されます。

研究者の説明によれば、FPGAのシリコンレイヤー上にあるロジックセル間の配線やスイッチを取り除き、ロジックゲートのスペースを広げ、配置間隔を狭めることで、トランジスタの縮小化は回避できます。 配線とスイッチはナノワイヤ相互接続に置き換わります。ナノワイヤ相互接続は、同じ機能を発揮し、トランジスタより上のレイヤーにリサイズします。

「この方法で、トランジスタの大きさと信頼性を確保することができます。」とウィリアムズは説明し、さらに 「代わりに、ワイヤを微細化することで性能を向上させることができ、 ナノワイヤやスイッチに大きな欠陥が生じたとしても、回路はきちんと動作し続けることができます。」と述べています。

FPGAではシリコンのほとんど（約80％）がワイヤとスイッチに使用され、ロジック用は約20％しかないので、FPGAはとりわけ有用な実証手段といえます。

試作チップが成功すれば、FPNI（field programmable nanowire interconnect）と名づけられた新しいアーキテクチャによってFPGAの使用量が増加し、チップ業界のバランスが変わる可能性があります。 FPGAは書き換え可能なので、製品に搭載された後でも修復または改良することができます。

しかしFPGAはまだ非常に高価であるため、各社とも通常、製品開発段階ではFPGAを使用するものの、後でASIC（Application Specific Integrated Circuit）に切り替えています。 もっと安価なFPGAが登場は、大きな変化を起こすでしょう。

ウィリアムズによれば、彼のチームと、HPイメージング＆プリンティンググループの技術開発チームが共同で、今年後半から米国オレゴン州、コーバリスにあるHPのFPGA加工施設において、実用レベルの試作チップの組み立てに着手する予定です。

ここはまさに、1990年代初め、HP研究所の「テラマック」プロジェクトで使用されたFPGAチップの組み立て施設でもあります。当時、グレッグ・スナイダーが主任設計者を務めていました。

テラマックは、220,000箇所の欠陥部品があっても完璧に機能するミリオンゲートコンピュータです。これは、ウィリアムズの研究がそれ以降探求してきた欠陥許容性アーキテクチャの初期の実証例といえます。 欠陥許容性アーキテクチャであれば、サイズゆえに欠陥が発生しやすいナノワイヤを使用してコンピュータデバイスを作成することができます。

研究段階から開発段階への移行は、「ナノエレクトロニクス」研究の先駆けとなってきたウィリアムズにとっても初めての経験です。

これはたいへん意義のある挑戦です。 「研究所で成功することと、頑丈なチップを実際に作れるということは別です。 今や実用化がスタートしました。｣とウイリアムズ。

自信をみなぎらせ、 ｢これは画期的な出来事になるはずです」と付け加えました。 「私たちの目標は2010年までに顧客に試してもらうことができるものを作り上げることです」。