Dynamic Processor Resilience(DPR)/
Dynamic Memory Resilience(DMR)

≫

HP Integrity サーバ

≫

開発コンセプト

≫	製品価値
≫	自社技術
≫	ソリューション
≫	ファクト・データ

≫	ハードウェア
≫	信頼性
≫	仮想化
≫	マルチOS
≫	システム管理
≫	サポート＆サービス

≫	ご購入にあたり
≫	キャンペーン/トピックス

≫	技術資料
≫	オプション製品
≫	システム構成例

≫	お客様事例
≫	カタログライブラリ
≫	広告ギャラリー

≫

HP-UX

≫	日本HPサイトマップ

データベース・サーバの新時代、到来　HP-Integrity BL870cデビュー

「ご好評につき9/18も開催！ブレードでDBセミナー」
「9/10はIT基盤変革セミナーユーザー事例に見るITインフラ統合の実際と進め方」

Dynamic Processor Resilience/Dynamic Memory Resilience

DPRは、キャッシュの障害が多発しているCPUの障害を予知しCPUを自動切り離します。また、DMRはシングルビット・エラーを繰り返すメモリの障害を予知し、 4KBのメモリページ単位で自動で切り離します。これらのテクノロジーや、主要コンポーネントの冗長化を組合わせる事により、ハードウエアの障害によるシステムダウンを極限まで回避することが可能となります。

キャッシュのシングルビット・エラーを検出し、速やかに通知
(OpenView関連ツールやログファイル、E-mailなど )
シングルビット・エラー多発を検出すると、該当CPUの割当てを動的かつ速やかに解除
- OSリブートは必要無し
- キャッシュのダブルビット・エラーによる
- システムダウンを未然に回避
キャッシュの ECC保護機能を補完
DMR、DPRの機能と共に HP-UX 11i の機能として無償提供

印刷用画面へ


プライバシー	本サイト利用時の合意事項	ウェブマスターに連絡

Dynamic Processor Resilience(DPR)/ Dynamic Memory Resilience(DMR)

HP Integrity サーバ

Dynamic Processor Resilience(DPR)/
Dynamic Memory Resilience(DMR)