 |
≫ |
|
|
|
|
業界標準インテル® Itanium® プロセッサを搭載したHP Integrity NonStop サーバは、優れたスループットを提供します。
可用性、拡張性、完全なデータ整合性と、HP Integrity NonStop サーバ製品が本質的に備える管理・運用機能が組み合わされることで、あらゆるミッションクリティカルなユーザ要件にも対応できるシステムを実現します。
|
|
|
|
|
CISCからRISC、そしてスーパースカラRISCと発展してきたアーキテクチャにおいて、RISCでは構造上、これ以上の並列度をあげるのが困難で、さらなるパフォーマンスの向上が限界に近づいています。EPICは、コンパイルの段階で明示的に生成された並列処理を含むコードを、プロセッサのファンクショナルユニットが実行することで、高度の並列化を実現しています。これによりRISCが抱えていた問題点を解決し、ハイフォーマンスを達成することが可能となりました。この新しいアーキテクチャは、RISCの限界を超え、次世代のパフォーマンスを実現します。
このように、インテル® Itanium® 2プロセッサは次世代のプロセッサであり、今後の開発によってパフォーマンスはさらに飛躍的に向上する可能性があります。この将来性のあるインテル® Itanium® 2プロセッサは、HPをはじめとする多くのハードウェアベンダーが採用し、次世代の業界標準のプロセッサとなりつつあります。 |
|
NonStop アドバンスド・アーキテクチャ（NSAA）採用 |
|
|
|
|
HP Integrity NonStop サーバはHP NonStop アドバンスト・アーキテクチャを採用しています。これまでのNonStopアーキテクチャとは異なり、プロセッサを二重化したデュプレックス・モデル（DMR）と、最高の可用性と信頼性を提供する三重化したトリプレックスモデル（TMR）の2つのモデルにより、可用性のレベルに合わせたシステム構築を可能にします。
なお、DMR構成は、従来のNonStopアーキテクチャと同等もしくはそれ以上の可用性を提供します。
TMR構成では、論理的に1つの動作を行なう3つのプロセッサが3つのモジュール内のブレード・エレメントにそれぞれ搭載されます（図は4プロセッサ構成の場合で、同じ番号のプロセッサは全く同じ処理を行う）。ブレード・エレメントは論理同期ユニット（LSU）に接続され、LSUで出力結果のチェックが行われます。障害検出時には問題の発生したブレード・エレメント（あるいはプロセッサ等のコンポーネント）がハードウェア的に切り離され、残りの2つのブレード・エレメントで処理が続行されます。この場合、アプリケーションに全く影響を与えることなくサービスの継続とデータの一貫性が保たれます。故障したエレメントはオンライン中に交換が可能です。 |
|
 |
|
| |
利点：
- 完全なデータ整合性
- 多重ハードウェア障害にも対応した完璧なハードウェア・フォルトトレランス
- 既存アプリケーションへの投資の保護と旧システムとの共存
|
| 詳しい情報は以下をご覧ください。
|
|
|
HP Integrity NonStop NS16200 サーバはこれまでの専用キャビネットを使用したシステム構成ではなく、プロセッサ、I/O、ストレージのエレメントはそれぞれのモジュールとして提供され、専用の19インチラックに搭載されます。これにより業務に必要なだけの各モジュールの購入が可能となり、無駄な投資を保護します。さらに、今回のモジュール化は設置面積の縮小を可能とし、環境面での投資金額を抑えられます。 各エレメントは最新のServerNetアーキテクチャで接続され、無駄のないポイント・ツー・ポイント接続と、極小化された待ち時間による高速なデータ転送が可能です。
またこのServerNetは、一般のLANスイッチにサーバやクライアントを接続するのと同じように、サーバを止めることなく各エレメントの増設が容易に行えます。各ノード間もこのServerNetを使用したHP NonStop ServerNet Clusterで接続され、ノードをまたがったトランザクション処理のスループットもほとんど低下することはありません。 |
|
印刷用画面へ
