 |
≫ |
|
|
|
|
業界標準インテル® Itanium® プロセッサーを搭載したIntegrity NonStop
サーバは、圧倒的なスループットを提供します。
可用性、拡張性、完全データ整合性と、HP NonStop サーバ製品が本質的に備える管理・運用機能が組み合わされることで、あらゆるミッションクリティカルなユーザ要件にも対応できるシステムを実現します。
|
|
|
|
|
CISCからRISC、そしてスーパースカラRISCと発展してきたアーキテクチャにおいて、RISCでは構造上、これ以上の並列度をあげるのが困難で、さらなるパフォーマンスの向上が限界に近づいています。EPICは、コンパイルの段階で明示的に生成された並列処理を含むコードを、プロセッサーのファンクショナルユニットが実行することで、高度の並列化を実現しています。これによりRISCが抱えていた問題点を解決し、ハイフォーマンスを達成することが可能となりました。この新しいアーキテクチャは、RISCの限界を超え、次世代のパフォーマンスを実現します。
このように、インテル® Itanium® 2プロセッサーは次世代のプロセッサーであり、今後の開発によってパフォーマンスはさらに飛躍的に向上する可能性があります。この将来性のあるインテル® Itanium® 2プロセッサーは、HPをはじめとする多くのハードウェアベンダーが採用し、次世代の業界標準のプロセッサーとなりつつあります。 |
|
NonStop アドバンスド・アーキテクチャ（NSAA）採用 |
|
|
|
|
HP Integrity NonStop サーバは、次世代のNonStop
サーバの基盤となるNonStop アドバンスド・アーキテクチャー（NSAA）を採用しています。従来のNonStop アーキテクチャとは異なり、プロセッサーを二重化したデュプレックスモデル（DMR）、および、三重化したトリプレックスモデル（TMR）の2種類の構成をもち、可用性、拡張性、データ整合性を一段と高めています。
トリプレックスモデルの場合（図：プロセッサー構成例）、4プロセッサーを搭載するコンポーネント（プロセッサースライス）が3つ構成されます。プロセッサースライスの各プロセッサーは、それぞれ4つの論理同期ユニット（LSU）に接続されます。各LSUは同期をとりつつデータ整合性のチェックを行い、エラー検出時には、問題の発生したプロセッサースライスをハードウェア的に自動的に切り離します。これにより処理を中断することなくデータの一貫性が保たれます。（デュプレックスモデルの場合は、2つのプロセッサースライスから構成され、現行のNonStop
アーキテクチャと類似した方法で障害が検知されます） |
|
 |
|
| |
利点：
- 完全なデータ整合性
- 多重ハードウェア障害にも対応した完璧なハードウェア・フォルトトレランス
- 既存アプリケーションへの投資保護と旧システムとの共存
|
| 詳しい情報は以下をご覧ください。
|
|
|
HP Integrity NonStop NS16000はこれまでの専用キャビネットを使用したシステム構成ではなく、プロセッサー、IO、ストレージのエレメントはそれぞれのモジュールとして提供され、19インチラックに搭載されます。これにより業務に必要なサイズの各モジュールの購入が可能となり、無駄な投資を抑制します。さらに、今回のモジュール化は設置面積の縮小を可能とし、環境面での投資金額を抑えられます。
各エレメントは最新のServerNetアーキテクチャで接続されポイント・ツー・ポイント接続の無駄の無く、極小化された待ち時間によるデータ転送が可能です。またこのServerNetは、一般のLANスイッチにサーバやクライアントを接続するのと同じように、各エレメントの増設がサーバを止めることなく容易に行えます。各ノード間もこのServerNetを使用したNonStop ServerNet Clusterで接続され、ノードをまたがったトランザクション処理のスループットはほとんど低下することはありません。 |
|
印刷用画面へ
